부산대학교 논리회로설계및실험 과목에서 자유주제로
'범용튜링머신'을 선정하여 진행한 FPGA 프로젝트
- 제작툴: Intel Quartus
- 관련 언어: Verilog HDL, Digital Logic Schema
- 기간: 2021년 2학기
- 성적: A+, 정상동작
튜링머신은 연산 장치의 일종이고, 범용튜링머신은 규칙표(액션테이블)이 주어진다면 임의의 튜링머신을 흉내낼 수 있다. 이번 설계에서는 시간 상 8개 상태, 4개 심볼, 64칸 테이프로 한정했고, 이 제약 내의 모든 규칙표를 시뮬레이션할 수 있다. 위는 그중 ‘1’ 심볼 사이의 ‘2’ 심볼을 오른쪽 끝으로 옮기는 예시이다.
