forked from aignacio/axi_dma
-
Notifications
You must be signed in to change notification settings - Fork 0
/
fmt_64.gtkw
195 lines (195 loc) · 6.09 KB
/
fmt_64.gtkw
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
[*]
[*] GTKWave Analyzer v3.3.107 (w)1999-2020 BSI
[*] Thu Jun 16 08:06:31 2022
[*]
[dumpfile] "/Users/aignacio/projects/axi_dma/run_dir/run_verilator_test_dma_single_desc_64/dump.fst"
[dumpfile_mtime] "Wed Jun 15 22:42:58 2022"
[dumpfile_size] 102569
[savefile] "/Users/aignacio/projects/axi_dma/fmt_64.gtkw"
[timestart] 0
[size] 2794 1707
[pos] 180 125
*-20.030003 5400001 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
[treeopen] .
[treeopen] .tb_axi_dma.
[treeopen] .tb_axi_dma.u_dma_axi_wrapper.
[treeopen] .tb_axi_dma.u_dma_axi_wrapper.u_dma_func_wrapper.
[treeopen] .tb_axi_dma.u_dma_axi_wrapper.u_dma_func_wrapper.u_dma_rd_streamer.
[sst_width] 310
[signals_width] 332
[sst_expanded] 1
[sst_vpaned_height] 1167
@28
tb_axi_dma.clk
tb_axi_dma.rst
tb_axi_dma.u_dma_axi_wrapper.u_csr_dma.o_dma_control_go
@29
tb_axi_dma.u_dma_axi_wrapper.u_csr_dma.i_dma_status_done
@800200
-csr_axi_if
@28
[color] 2
tb_axi_dma.u_dma_axi_wrapper.dma_csr_mosi_i.awvalid
[color] 2
tb_axi_dma.u_dma_axi_wrapper.dma_csr_miso_o.awready
@22
[color] 2
tb_axi_dma.u_dma_axi_wrapper.dma_csr_mosi_i.awaddr[31:0]
[color] 2
tb_axi_dma.dma_s_mosi.wdata[63:0]
@28
[color] 2
tb_axi_dma.u_dma_axi_wrapper.dma_csr_mosi_i.wvalid
[color] 2
tb_axi_dma.u_dma_axi_wrapper.dma_csr_miso_o.wready
@100000028
[color] 2
tb_axi_dma.u_dma_axi_wrapper.dma_csr_miso_o.bresp[1:0]
@28
[color] 2
tb_axi_dma.u_dma_axi_wrapper.dma_csr_miso_o.bvalid
[color] 2
tb_axi_dma.u_dma_axi_wrapper.dma_csr_mosi_i.bready
tb_axi_dma.u_dma_axi_wrapper.dma_csr_mosi_i.arvalid
tb_axi_dma.u_dma_axi_wrapper.dma_csr_miso_o.arready
@22
tb_axi_dma.u_dma_axi_wrapper.dma_csr_mosi_i.araddr[31:0]
@c00022
tb_axi_dma.dma_s_miso.rdata[63:0]
@28
(0)tb_axi_dma.dma_s_miso.rdata[63:0]
(1)tb_axi_dma.dma_s_miso.rdata[63:0]
(2)tb_axi_dma.dma_s_miso.rdata[63:0]
(3)tb_axi_dma.dma_s_miso.rdata[63:0]
(4)tb_axi_dma.dma_s_miso.rdata[63:0]
(5)tb_axi_dma.dma_s_miso.rdata[63:0]
(6)tb_axi_dma.dma_s_miso.rdata[63:0]
(7)tb_axi_dma.dma_s_miso.rdata[63:0]
(8)tb_axi_dma.dma_s_miso.rdata[63:0]
(9)tb_axi_dma.dma_s_miso.rdata[63:0]
(10)tb_axi_dma.dma_s_miso.rdata[63:0]
(11)tb_axi_dma.dma_s_miso.rdata[63:0]
(12)tb_axi_dma.dma_s_miso.rdata[63:0]
(13)tb_axi_dma.dma_s_miso.rdata[63:0]
(14)tb_axi_dma.dma_s_miso.rdata[63:0]
(15)tb_axi_dma.dma_s_miso.rdata[63:0]
(16)tb_axi_dma.dma_s_miso.rdata[63:0]
(17)tb_axi_dma.dma_s_miso.rdata[63:0]
(18)tb_axi_dma.dma_s_miso.rdata[63:0]
(19)tb_axi_dma.dma_s_miso.rdata[63:0]
(20)tb_axi_dma.dma_s_miso.rdata[63:0]
(21)tb_axi_dma.dma_s_miso.rdata[63:0]
(22)tb_axi_dma.dma_s_miso.rdata[63:0]
(23)tb_axi_dma.dma_s_miso.rdata[63:0]
(24)tb_axi_dma.dma_s_miso.rdata[63:0]
(25)tb_axi_dma.dma_s_miso.rdata[63:0]
(26)tb_axi_dma.dma_s_miso.rdata[63:0]
(27)tb_axi_dma.dma_s_miso.rdata[63:0]
(28)tb_axi_dma.dma_s_miso.rdata[63:0]
(29)tb_axi_dma.dma_s_miso.rdata[63:0]
(30)tb_axi_dma.dma_s_miso.rdata[63:0]
(31)tb_axi_dma.dma_s_miso.rdata[63:0]
(32)tb_axi_dma.dma_s_miso.rdata[63:0]
(33)tb_axi_dma.dma_s_miso.rdata[63:0]
(34)tb_axi_dma.dma_s_miso.rdata[63:0]
(35)tb_axi_dma.dma_s_miso.rdata[63:0]
(36)tb_axi_dma.dma_s_miso.rdata[63:0]
(37)tb_axi_dma.dma_s_miso.rdata[63:0]
(38)tb_axi_dma.dma_s_miso.rdata[63:0]
(39)tb_axi_dma.dma_s_miso.rdata[63:0]
(40)tb_axi_dma.dma_s_miso.rdata[63:0]
(41)tb_axi_dma.dma_s_miso.rdata[63:0]
(42)tb_axi_dma.dma_s_miso.rdata[63:0]
(43)tb_axi_dma.dma_s_miso.rdata[63:0]
(44)tb_axi_dma.dma_s_miso.rdata[63:0]
(45)tb_axi_dma.dma_s_miso.rdata[63:0]
(46)tb_axi_dma.dma_s_miso.rdata[63:0]
(47)tb_axi_dma.dma_s_miso.rdata[63:0]
(48)tb_axi_dma.dma_s_miso.rdata[63:0]
(49)tb_axi_dma.dma_s_miso.rdata[63:0]
(50)tb_axi_dma.dma_s_miso.rdata[63:0]
(51)tb_axi_dma.dma_s_miso.rdata[63:0]
(52)tb_axi_dma.dma_s_miso.rdata[63:0]
(53)tb_axi_dma.dma_s_miso.rdata[63:0]
(54)tb_axi_dma.dma_s_miso.rdata[63:0]
(55)tb_axi_dma.dma_s_miso.rdata[63:0]
(56)tb_axi_dma.dma_s_miso.rdata[63:0]
(57)tb_axi_dma.dma_s_miso.rdata[63:0]
(58)tb_axi_dma.dma_s_miso.rdata[63:0]
(59)tb_axi_dma.dma_s_miso.rdata[63:0]
(60)tb_axi_dma.dma_s_miso.rdata[63:0]
(61)tb_axi_dma.dma_s_miso.rdata[63:0]
(62)tb_axi_dma.dma_s_miso.rdata[63:0]
(63)tb_axi_dma.dma_s_miso.rdata[63:0]
@1401200
-group_end
@28
tb_axi_dma.u_dma_axi_wrapper.dma_csr_miso_o.rvalid
tb_axi_dma.u_dma_axi_wrapper.dma_csr_mosi_i.rready
@100000028
tb_axi_dma.u_dma_axi_wrapper.dma_csr_miso_o.rresp[1:0]
@1000200
-csr_axi_if
@800200
-dma_master_mosi
@22
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.araddr[31:0]
@100000028
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.arburst[1:0]
@24
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.arlen[7:0]
@100000028
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.arsize[2:0]
@28
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.arvalid
@22
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.awaddr[31:0]
@100000028
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.awburst[1:0]
@24
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.awlen[7:0]
@100000028
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.awsize[2:0]
@28
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.awvalid
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.bready
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.rready
@22
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.wdata[63:0]
@28
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.wlast
@22
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.wstrb[7:0]
@28
tb_axi_dma.u_dma_axi_wrapper.dma_m_mosi_o.wvalid
@1000200
-dma_master_mosi
@800200
-dma_master_miso
@28
tb_axi_dma.u_dma_axi_wrapper.dma_m_miso_i.arready
tb_axi_dma.u_dma_axi_wrapper.dma_m_miso_i.awready
@100000028
tb_axi_dma.u_dma_axi_wrapper.dma_m_miso_i.bresp[1:0]
@28
tb_axi_dma.u_dma_axi_wrapper.dma_m_miso_i.bvalid
@22
tb_axi_dma.u_dma_axi_wrapper.dma_m_miso_i.rdata[63:0]
@28
tb_axi_dma.u_dma_axi_wrapper.dma_m_miso_i.rlast
@100000028
tb_axi_dma.u_dma_axi_wrapper.dma_m_miso_i.rresp[1:0]
@28
tb_axi_dma.u_dma_axi_wrapper.dma_m_miso_i.rvalid
tb_axi_dma.u_dma_axi_wrapper.dma_m_miso_i.wready
@1000200
-dma_master_miso
@24
tb_axi_dma.u_dma_axi_wrapper.u_dma_func_wrapper.u_dma_rd_streamer.dma_maxb_i[7:0]
tb_axi_dma.u_dma_axi_wrapper.u_dma_func_wrapper.u_dma_rd_streamer.desc_bytes_ff[31:0]
@22
tb_axi_dma.u_dma_axi_wrapper.u_dma_func_wrapper.u_dma_rd_streamer.desc_addr_ff[31:0]
@28
tb_axi_dma.u_dma_axi_wrapper.u_dma_func_wrapper.u_dma_rd_streamer.full_burst
[pattern_trace] 1
[pattern_trace] 0